Soft'N'Design Software / projects / benchmarks.git / commitdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | patch | inline | side by side (parent: b59bc6c)
adapt instruction block length to cache size
authorLaurent MAZET <laurent.mazet@thalesgroup.com>
Mon, 20 Oct 2025 13:26:08 +0000 (15:26 +0200)
committerLaurent MAZET <laurent.mazet@thalesgroup.com>
Mon, 20 Oct 2025 13:26:08 +0000 (15:26 +0200)
load.c patch | blob | blame | history

diff --git a/load.c b/load.c
index 15b734b38693f8dfeedb3e70ae4e0ee1487d64bd..45541221abcae877d453eabd9ef5bf305ef17c19 100644 (file)
--- a/load.c
+++ b/load.c
@@ -204,18 +204,6 @@ double estimate_cpu_clock (void)
               INST2 INST2 INST2 INST2  INST2 INST2 INST2 INST2
         asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
         asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
-        asm volatile (INST3 : [i] "+r" (instructions) :: "cc");
     }
 
     struct timeval tv2;
Benchmarks